Nouvelles

Avec la croissance rapide récente et l'expansion répandue de l'intelligence artificielle (AI), l'apprentissage automatique, l'ordinateur à haut rendement, les graphiques et les applications de réseau, la demande de la mémoire se développe plus rapidement que jamais. Cependant, la DRACHME de mémoire centrale traditionnelle n'est plus suffisante pour répondre à de telles exigences de système. D'autre part, les applications serveur au centre de traitement des données fournissent des conditions de capacité plus élevée pour le stockage. Traditionnellement, la capacité du sous-système de mémoire a été augmentée en augmentant le nombre de canaux de stockage par fente et à l'aide des modules à double rangée de connexions de mémoire de DRACHME plus à haute densité (DIMMs). Cependant, même avec la DRACHME de 16Gb la plus avancée DDR4, les conditions de capacité de stockage de système peuvent devenir insuffisantes pour certaines applications (telles que des bases de données de mémoire). Par le silicium (TSV) dans la mémoire est devenue une technique de base efficace pour l'expansion de capacité et l'expansion de largeur de bande. C'est une technologie qui des trous de poinçons par l'épaisseur entière de la gaufrette de silicium. Le but est de former des milliers de verticale relie ensemble de l'avant au dos de la puce, et vice versa. Dans les premiers temps, TSV a été seulement considéré comme technologie du conditionnement, mais au lieu de la liaison de fil. Cependant, au cours des années, c'est devenu un outil indispensable pour augmenter la représentation et la densité de DRACHME. Aujourd'hui, l'industrie de DRACHME a deux cas d'utilisation principale, et TSVs ont été avec succès produits pour surmonter des limitations d'expansion de capacité et de largeur de bande. Elles sont la DRACHME 3D-TSV et la mémoire élevée de largeur de bande (HBM).

En plus des doubles paquets traditionnels de puce (DDP) avec le lien de fil meurent en empilant, les souvenirs à haute densité tels que 128 et 256GB DIMMs (16Gb-based 2rank DIMMs avec la DRACHME de 2High et de 4High X4) adoptent également la DRACHME 3D-TSV. Dans la DRACHME 3D-TSV, 2 ou 4 DRACHMES meurent sont empilées sur l'un l'autre, et seulement le fond meurent est extérieurement relié au contrôleur de mémoire. Les matrices restantes sont reliées ensemble par les beaucoup TSVs qui fournissent l'isolement de charge de l'entrée-sortie (entrée-sortie) intérieurement. Comparé à la structure de DDP, cette structure réalise une vitesse plus élevée de goupille en découplant la charge d'entrée-sortie, et réduit la puissance en éliminant la duplication inutile de composant de circuit sur les puces empilées.

D'autre part, HBM a été créé pour composer l'espace de largeur de bande entre les conditions élevées de largeur de bande du SoC et la capacité maximum d'approvisionnement de largeur de bande du de mémoire centrale. Par exemple, dans des applications d'AI, les conditions de largeur de bande de chaque SoC (particulièrement dans des applications s'exerçantes) peuvent dépasser plusieurs TB/s, qui ne peuvent pas être rencontrés par de mémoire centrale conventionnel. Un canal de mémoire centrale simple avec 3200Mbps DDR4 DIMM peut seulement fournir 25.6GB/s de largeur de bande. Même la plate-forme d'unité centrale de traitement la plus avancée avec 8 canaux de mémoire peut seulement fournir une vitesse de 204.8GB/s. d'autre part, 4 piles HBM2 autour d'un SoC simple peut la largeur de bande du provide> 1TB/s, qui peut compenser leur espace de largeur de bande. Selon différentes applications, HBM peut être employé comme seule cachette ou comme première couche de deux couches de mémoire. HBM est un genre de mémoire de dans-paquet, qui est intégrée avec le SoC par une interposition de silicium dans le même paquet. Ceci lui permet de surmonter le nombre maximum de limitations de goupille de paquet d'entrée-sortie de données, qui est une limitation des paquets hors puce traditionnels. Le HBM2 que cela a été déployé dans les produits réels se compose de 4 ou 8 haut-piles 8Gb meurent et 1024 bornes de données, et chaque goupille fonctionne à une vitesse de 1.6~2.4Gbps. La densité de chaque pile de HBM est 4 ou 8GB, et la largeur de bande est 204~307GB/s.

SK Hynix a été commis à maintenir une position de conduite d'industrie dans HBM et les produits à haute densité de la DRACHME 3D-TSV. Récemment, le hynix de SK a annoncé le développement réussi du dispositif de HBM2E, qui est une version prolongée de HBM2 avec une densité de jusqu'à 16GB et une largeur de bande de 460GB/s par pile. Ceci est rendu possible en augmentant la DRACHME meurent densité à 16Gb et à réaliser une vitesse de 3.6Gbps par IOS de données de goupille le 1024 sous une tension d'alimentation électrique 1.2V. SK Hynix augmente également sa ligne de 128~256GB 3D-TSV DIMMs pour répondre aux besoins de ses clients de DIMMs plus à haute densité. La technologie de TSV a maintenant atteint un certain niveau de maturité et peut construire les derniers produits avec des milliers de TSVs, tels que HBM2E. Cependant, à l'avenir, alors que le maintien des rendements élevés d'assemblée, réduisant allongement de diamètre lancement//de TSV et mourir épaisseur deviendra plus provocant, et soyez critique pour la futurs interprétation de dispositif et mesurage continus de capacité. De telles améliorations laisseront réduire la charge de TSV, réduire le parent pour mourir partie de taille du TSV, et augmentent le nombre de piles au-dessus de 12Highs, tout en maintenant toujours même toute la taille de pile physique. Par l'innovation continue des produits et des technologies de TSV, le hynix de SK continuera à se concentrer sur se placer au premier rang du groupe de la storage technology leadership.HOREXS également pour continuer à améliorer la technologie pour satisfaire la demande de SK Hynix, de n'importe quel contact AKEN d'accueil de fabrication de substrat de mémoire, akenzhang@hrxpcb.cn.