Nouvelles

HOREXS est un du manfuacturer célèbre de carte PCB de substrat d'IC EN CHINE, presque de la carte PCB emploie pour le paquet d'IC/examine, assemblée d'IC.

Plusieurs types de la deuxième génération de mémoire construisent après des années de R&D, mais il restent des souvenirs plus nouveaux dans la canalisation de recherches.

Aujourd'hui, plusieurs souvenirs de la deuxième génération, tels que MRAM, la mémoire de phase-changement (PCM) et ReRAM, embarquent à un degré ou à un autre. Certains des prochains nouveaux souvenirs sont des prolongements de ces technologies. D'autres sont basés sur des technologies entièrement nouvelles ou impliquer les changements architecturaux, tels que proches ou la dans-mémoire calculant, qui apportent les tâches de traitement près ou l'intérieur de la mémoire. La poussée de l'un d'entre eux hors de la R&D implique de surmonter un certain nombre d'obstacles techniques et d'affaires, et il est peu probable que tous réussiront. Mais certains sont particulièrement prometteurs et potentiellement visés pour remplacer la DRACHME, le non-et et le SRAM d'aujourd'hui.

Parmi prochaine la nouvelle mémoire les types sont :

FeFET ou FeRAM : Une mémoire ferroélectrique de la deuxième génération.

Nanotube RAM : Dans la R&D pendant des années, le nanotube RAM est visé pour déplacer la DRACHME. D'autres développent des nanotubes de carbone et des souvenirs de la deuxième génération sur le même dispositif.

mémoire de Phase-changement : Après l'expédition des premiers dispositifs de PCM, Intel prépare une nouvelle version. D'autres peuvent accéder au marché de PCM.

ReRAM : Des versions futures sont placées pour des applis d'AI.

Couple spin-orbite MRAM (SOT-MRAM) : Un MRAM de la deuxième génération visé pour remplacer SRAM.

Il y a des efforts supplémentaires enfonçant la direction verticale. Par exemple, certains développent 3D SRAM, qui empile SRAM sur la logique comme remplacement potentiel pour SRAM planaire.

Tandis que quelques nouveaux types de mémoire embarquent finalement, le jury est toujours ce qui vient après. « Nous commençons à voir ces l'émergence ou les souvenirs prochain-GEN gagnant finalement plus de traction, mais ils sont toujours aux étapes préliminaires de développement, » a dit Alex Yoon, directeur technique supérieur chez Lam Research. Le « IVROGNE et le FeRAM promettent. Cependant, qu'il soit nécessaire ou pas davantage sera déterminé par des sciences économiques. »

Les souvenirs actuels prochain-GEN et futurs relèvent d'autres défis. « Il y a une explosion de nouveaux types de mémoire avec de nouveaux matériaux, concepts de stockage, et technologie des matériaux, » a dit Scott Hoover, consultant en matière principal de rendement à KLA. « Ceci présente des défis significatifs dans les secteurs pour le matériel et la caractérisation structurelle. Il est très possible que la cadence de l'avancement de technologie et de la compréhension fondamentale sera déclenchée par notre capacité de caractériser, mesurer, commander et améliorer les matériaux et les structures uniques. »

Tous dits, les souvenirs prochain-GEN actuels et futurs peuvent trouver un créneau, mais ils ne domineront pas le paysage. « On ne s'attend pas à ce que de la mémoire naissante empêche de manière significative sur le non-et existant ou des marchés de DRACHME au cours des 5-10 années à venir en tant que produits autonomes, » Hoover a dit.

Remplacement de SRAM

Les systèmes d'aujourd'hui intègrent des processeurs, graphiques, aussi bien que mémoire et stockage, souvent désignés sous le nom de la hiérarchie de mémoire/stockage. Dans la première rangée de la hiérarchie d'aujourd'hui, SRAM est intégré dans le processeur pour l'accès aux données rapide. La DRACHME, la prochaine rangée, est distincte et utilisée pour de mémoire centrale. Des unités de disques et les commandes à semi-conducteur basées sur Non-et de stockage (SSDs) sont employées pour le stockage.

Figue 1 : Souvenirs naissants pour des données et la source dominantes de calcul : Matériaux appliqués

La DRACHME et le non-et luttent pour suivre l'alimentation de largeur de bande et/ou électrique dans les systèmes. La DRACHME est bon marché, mais elle consomme la puissance. La DRACHME est également volatile, signification qu'elle perd des données quand la puissance est coupée dans les systèmes. Le non-et, en attendant, est bon marché et le non-volatil-service informatique maintient des données quand le système est arrêté. Mais le non-et et les unités de disques sont lents.

Ainsi pendant des années, l'industrie avait recherché « une mémoire universelle » qui a les mêmes attributs que la DRACHME et l'éclair et pourrait les remplacer. Les concurrents sont MRAM, PCM et ReRAM. Les nouveaux souvenirs introduisent quelques réclamations audacieuses. Par exemple, STT-MRAM comporte la vitesse de SRAM et la non volatilité de l'éclair avec la résistance illimitée. Comparé au non-et, ReRAM est plus rapide et peu-variable. Et ainsi de suite.

Aujourd'hui, bien que, l'industrie recherche toujours une mémoire universelle. « Pour des promoteurs de technologie, nous avions imaginé qu'un jour, un certain type de mémoire universelle ou de mémoire de tueur pourra remplacer SRAM, DRACHME et éclair en même temps, » avons dit David Hideo Uriu, directeur de marketing de produit à UMC. « Les souvenirs de la deuxième génération ne peuvent toujours pas remplacer des souvenirs traditionnels l'uns des, mais ils peuvent combiner les forces traditionnelles des souvenirs pour accomplir la demande des marchés de niches. »

Pendant quelque temps, MRAM, PCM et ReRAM avaient embarqué, en grande partie pour des marchés de niches. Ainsi la DRACHME, le non-et et le SRAM demeurent les souvenirs de courant principal.

Mais dans la R&D, l'industrie travaille à plusieurs nouvelles technologies, y compris un remplacement potentiel de SRAM. Généralement, les processeurs intègrent une unité centrale de traitement, SRAM et un grand choix d'autres fonctions. SRAM stocke les instructions qui sont nécessaires rapidement par le processeur. Ceci s'appelle la de niveau 1 antémémoire. En fonction, le processeur demandera des instructions de la cachette L1, mais l'unité centrale de traitement les manquera parfois. Ainsi les processeurs intègrent également le deuxième et l'antémémoire de niveau, appelés Level 2 et la cachette 3.

la cachette L1 basée sur SRAM est rapide. Les latences sont moins qu'une nanoseconde. Mais SRAM occupe également trop d'espace sur la puce. « SRAM relève des défis en termes de taille de cellules. Car vous mesurez et allez à 7nm, les tailles de cellules sont 500F2, » a dit Mahendra Pakala, directeur général du groupe de mémoire aux matériaux appliqués.

Pendant des années, l'industrie avait regardé pour remplacer SRAM. Il y a eu plusieurs concurrents possibles au cours des années. Un de ceux inclut le couple MRAM (STT-MRAM) de rotation-transfert. STT-MRAM comporte la vitesse de SRAM et la non volatilité de l'éclair avec la résistance illimitée.

STT-MRAM est une architecture d'un-transistor avec une cellule de mémoire magnétique de la jonction de tunnel (MTJ). Il emploie le magnétisme de la rotation d'électron pour fournir les propriétés non-volatiles dans les puces. Écrire et lire des fonctions partagez la même chose en trajets parallèles dans la cellule de MTJ.

Everspin déjà embarque des dispositifs de SST-MRAM pour SSDs. En outre, plusieurs fabricants de circuits intégrés se concentrent sur STT-MRAM incorporé, qui est coupé en remplacement et cachette instantanés inclus deux par marchés-un.

Pour ceci, STT-MRAM embraye pour remplacer incorporé NI instantané dans les puces. En plus, STT-MRAM est visé pour déplacer SRAM, au moins pour la cachette L3. « STT-MRAM se transforme pour un encastrement plus dense en SoCs, où sa plus petite taille de cellules, conditions inférieures d'alimentation générale, et non volatilité offrent une proposition irrésistible de valeur contre SRAM beaucoup plus grand et volatil utilisé en tant que la mémoire intégrée commune et cachette niveau dernier, » a dit Javier Banos, directeur marketing pour le dépôt avancé et gravure à l'eau forte chez Veeco.

Mais STT-MRAM n'est pas assez rapide pour remplacer SRAM pour la cachette L1 et/ou L2. Il y a quelques questions de fiabilité aussi bien. « Nous croyons pour STT-MRAM, les temps d'accès satureront autour de 5ns à 10ns, » Pakala d'Applied's a dit. « Quand vous allez la cachette L1 et L2, nous croyons que vous devez aller à SOT-MRAM. »

Dans toujours la R&D, SOT-MRAM ressemble à STT-MRAM. La différence est que SOT-MRAM intègre une couche d'IVROGNE sous le dispositif. Elle induit le changement de la couche en injectant un dans-avion actuel dans une couche adjacente d'IVROGNE, selon Imec.

« Quand vous commutez STT-MRAM, vous devez pousser actuel par le MTJ, » a dit Arnaud Furnemont, directeur de mémoire chez Imec. « Dans SOT-MRAM vous avez deux chemins, on pour écrivent et on pour la lecture. La lecture est comme le STT. Vous avez lu par le MTJ. Écrivez n'est pas par le MTJ. C'est un grand avantage parce qu'alors vous pouvez faire un cycle le dispositif et l'optimiser pour avoir des temps de longue durée. Le deuxième grand avantage est la vitesse. »

Aujourd'hui, le plus grand problème avec SOT-MRAM est qu'il commute seulement environ 50% du temps, qui est pourquoi il est toujours dans la R&D. « Comparé à SRAM, SOT-MRAM peut avoir des avantages potentiels tels que plus à haute densité et consommation de puissance faible due à sa non volatilité, » Uriu d'UMC a dit. « SOT-MRAM doit être mis en application dans des applications rentables avec les clients de disposé. »

Pour aborder le problème, Imec a développé « une commutation sans champ » SOT-MRAM. Imec inclut un ferromagnet dans le hardmask, qui forme la voie d'IVROGNE. Ceci permet la commutation rapide à la puissance faible.

SOT-MRAM n'est pas prêt encore. En fait, cela prendra deux années ou plus avant que l'industrie détermine si elle est viable.

En attendant, dans la R&D, le travail est en cours sur d'autres remplacements potentiels de SRAM, à savoir 3D SRAM. Dans 3D SRAM, des matrices de SRAM sont empilées sur le processeur et reliées utilisant des vias d'à travers-silicium (TSVs).

3D SRAM raccourcit la distance d'interconnexion entre le processeur et le SRAM. Qui vivra verra si 3D SRAM est une approche viable.

Concurrents de DRACHME

Comme SRAM, l'industrie pendant des années avait essayé de remplacer la DRACHME. Dans des architectures d'aujourd'hui de calcul, des mouvements de données entre un processeur et la DRACHME. Mais parfois cet échange cause la latence et la puissance accrue, qui s'appelle parfois le mur de mémoire.

La DRACHME est tombée derrière dans des conditions de largeur de bande. Le plus, graduation de DRACHME ralentit au noeud 1xnm d'aujourd'hui.

« Nos applications exigent beaucoup de mémoire. Ce problème s'est aggravé avec des applications d'apprentissage automatique. Elles exigent beaucoup de mémoire, » a dit Subhasish Mitra, professeur de l'électrotechnique et de l'informatique chez Stanford University. « Si vous pourriez mettre toute la mémoire sur une puce, la vie serait grande. Vous ne devriez pas aller outre de la puce à la DRACHME et passer beaucoup d'énergie et heure essayant à la mémoire d'accès. Ainsi nous devons faire quelque chose à son sujet. »

Il y a un certain nombre d'options ici-collant avec la DRACHME, remplaçant la DRACHME, empilant la DRACHME dans de hauts modules de mémoire de largeur de bande, ou se déplaçant à une nouvelle architecture.

Les bonnes nouvelles sont que la DRACHME ne se tient toujours pas, et l'industrie émigre de la norme de l'interface DDR4 d'aujourd'hui à la technologie DDR5 de la deuxième génération. Par exemple, Samsung a récemment présenté un dispositif mobile de DRACHME de 12Gb LPDDR5. À un taux de transfert de 5,500Mb/s, le dispositif est 1,3 fois plus rapidement que les puces LPDDR4.

Bientôt, bien que, les OEM aient d'autres choix de mémoire sans compter que les drachmes DDR5. Un groupe de travail dans JEDEC (JC-42.4) développe nouvelle Spéc. de DDR5 NVRAM qui par la suite permettra à des OEM de laisser tomber les divers nouveaux blocs de mémoires dans une prise DDR5 sans modification. « Les spécifications de NVRAM entourent la mémoire de nanotube de carbone, mémoire de phase-changement, RAM résistif et RAM théoriquement magnétique, » a dit Bill Gervasi, architecte principal de systèmes chez Nantero. « Nous unifions toutes les architectures. »

Cette Spéc. a pu le faciliter pour employer une nouvelle mémoire saisissent des systèmes. C'est également une manière de remplacer la DRACHME.

Toujours, il est difficile de remplacer la DRACHME et le non-et. Ils sont bon marché, avéré, et peuvent gérer la plupart des tâches. En outre, ils chacun des deux ont des feuilles de route pour des améliorations d'avenir. Le « non-et a 5 années plus et 3 générations plus à aller. La DRACHME mesurera lentement pendant les 5 années à venir, » a dit Mark Webb, directeur à la consultation d'entreprises de MKW. « Nous avons de nouveaux souvenirs solides qui sont réellement disponibles et expédition. Ceux-ci se développeront et augmenteront, ne remplaceront pas, DRACHME et non-et. »

Un nouveau type de mémoire gagne la vapeur, à savoir 3D XPoint. Présenté par Intel en 2015, 3D XPoint est basé sur une technologie appelée le PCM. Utilisé dans SSDs et DIMMs, information de magasins de PCM pendant les phases amorphes et cristallines.

Mais Intel était tardif avec la technologie. Intel embarque SSDs avec 3D XPoint. « J'ai remonté une prévision en 2015 fondée sur une hypothèse qu'Intel allait embarquer le DIMMs d'ici 2017. Ils ont fini ne pas faire cela jusqu'en 2019, » a dit Jim Handy, un analyste à l'analyse objective.

Néanmoins, construit autour d'une architecture empilée de deux-couche, le dispositif du 3D XPoint d'Intel vient dans des densités de 128 gigabits utilisant les géométries 20nm. « C'est une grande mémoire persistante, mais il ne remplace pas le non-et ou DRACHME, » Webb de MKW a dit.

Maintenant, Intel et le micron développent la prochaine version du PCM, qui apparaîtra en 2020. Le 3D de la deuxième génération XPoint probable est prévu à basé sur la technologie transformatrice 20nm, mais il peut avoir quatre piles, selon Webb. « Nous nous attendrions à ce qu'il soit deux fois la densité. Aujourd'hui, c'est 128Gbit. Nous attendons 256Gbit pour la prochaine génération, » il a dit.

Il y a d'autres scénarios. À l'avenir, les analyses objectives à portée de la main voit 3D XPoint rester comme dispositif de deux-couche, mais se déplacer aux tailles de caractéristique 15nm. Qui vivra verra.

Tandis que le PCM construit, d'autres technologies telles que les FETs ferroélectriques (FeFETs) sont toujours dans la R&D. « En cellules de mémoire de FeFET, un isolateur ferroélectrique est inséré en pile de porte d'un dispositif standard de transistor MOSFET, » a expliqué Stefan Müller, cadre supérieur de la mémoire ferroélectrique (FMC).

« Comparé à aujourd'hui HfO2 en service diélectrique standard, HfO2 ferroélectrique montre un moment dipolaire permanent, qui change la tension de seuil du transistor d'une façon non-volatile, » Müller a dit. « Par le choix approprié données lecture des tensions, un à forte intensité ou un à faible intensité traverse le transistor. »

FMC et d'autres développant enfoncent et les dispositifs autonomes de FeFET. Un FeFET incorporé serait intégré dans un contrôleur. Un dispositif autonome peut devenir un nouveau type de mémoire ou un remplacement de DRACHME. « FeRAM est la bonne alternative, qui emploie loin moins d'énergie que la DRACHME. Mais la résistance doit être améliorée, » Yoon de Lam's a dit.

Il est peu clair ce que la direction FeFETs disparaîtra, mais il y a quelques défis ici. Les « cellules de mémoire basées sur HfO2 ferroélectrique peuvent montrer la conservation de données au delà de 250°C, cycles de recyclage de la résistance >1010, écrivent/vitesses relevées dans le régime 10ns, consommation d'énergie des FJ, et évolutivité à au delà des noeuds de technologie de finFET, » Müller de FMC a dit. « Le défi est actuellement de fusionner cette métrique dans un bloc de mémoires, et en parallèle dans des choix de millions de cellules de mémoire, et chacune de ces cellules de mémoire doit exécuter plus ou moins identiquement. »

En attendant, pendant des années, Nantero avait développé des RAM de nanotube de carbone pour des applis enfoncé et de Drachme-remplacement. Les nanotubes de carbone sont des structures cylindrique, qui sont fortes et conductrices. Dans toujours la R&D, NRAMs de Nantero sont plus rapide que la DRACHME et non-volatile comme l'éclair. Mais on s'attend à ce que plus longtemps que ceci prenant commercialise.

On s'attend à ce que Fujitsu, le premier client pour NRAMs, prélève des parties en 2019 avec la production slated pour 2020.

Les nanotubes de carbone se déplacent d'autres directions. En 2017, DARPA a lancé plusieurs programmes, y compris 3DSoC. Le MIT, le Stanford et le SkyWater sont des associés dans le programme 3DSoC, qui vise à développer les dispositifs 3D monolithiques qui empilent ReRAM sur la logique de nanotube de carbone. ReRAM est basé sur la commutation électronique d'un élément de résistance.

Dans toujours la R&D, la technologie n'est pas un remplacement de DRACHME. Au lieu de cela, elle tombe sous la soi-disant catégorie de calcul-dans-mémoire. Le but est d'apporter les fonctions de mémoire et de logique plus près de pour alléger le goulot d'étranglement de mémoire dans les systèmes.

« Vous devez penser à aller à la troisième dimension, » Mitra de Stanford a dit. « Autrement, comment allez vous allant mettre tout sur une puce ? »

Actuellement, le dispositif 3DSoC est une structure de la deux-couche 3D, qui place ReRAM sur la logique de nanotube de carbone. Un dispositif de quatre-couche est dû par l'extrémité de l'année. Le but est d'évoquer la production et fournir la gaufrette de multi-projet fonctionne d'ici 2021.

Récemment, le groupe a transféré la technologie à SkyWater. Les plans de vendeur de fonderie pour faire les dispositifs employant un processus 90nm sur des gaufrettes de 200mm. « L'architecture 3DSoC inclut des rangées des transistors basés sur nanotube de carbone. Ils sont faits dans n et des types de p pour faire une technologie de transistor de CMOS, » a dit Brad Ferguson, CTO de SkyWater. « Qui peut être combiné avec d'autres rangées de mémoire de ReRAM, qui incluraient un transistor basé sur CNT d'accès. »

Dans l'ouvrier, des nanotubes de carbone sont formés utilisant un procédé de dépôt. Le défi est que les nanotubes sont à variations et à désalignements enclins pendant le processus.

« Les défis principaux que nous voyons et avons des chemins à surmonter incluent trois choses primaires. Le premier est pureté des nanotubes de carbone. Il y a beaucoup de variabilité dans des nanotubes de carbone dans le matériau de base. Une partie du programme améliore la pureté du matériau de base tels que nous obtenons les nanotubes semi-conducteurs qu'à mur unique de carbone avec la grande pureté, » Ferguson a dit. « Les deuxièmes et troisième défis se rapportent à l'intégration comme transistor. C'est variabilité et stabilité de la représentation de transistor. »

La technologie est intrigant-si cela fonctionne. « Le fait est que nous pouvons mesurer cette technologie vers le bas après démonstration de ceci sur 90nm. Cela est combiné avec le but indiqué de ce programme, qui est de surpasser la technologie 7nm planaire. Ceci signifie si le programme est réussi, il pourrait remettre à zéro la graduation de noeud sur une courbe différente en termes de complexité, représentation et coût, “” il a ajouté.

Mémoire d'AI

Dans les travaux pendant des années, ReRAM par le passé a été démarché comme remplacement de non-et. Mais le non-et a mesuré a plus lointain que précédemment pensé, entraînant beaucoup replacer ReRAM.

Aujourd'hui, certains travaillent à ReRAM incorporé. D'autres développent ReRAM autonome pour des applications orientées créneau. Plus à long terme, ReRAM augmente ses horizons. Il a visé pour des applis d'AI, un remplacement de DRACHME, ou chacun des deux.

Une société de ReRAM, barre transversale, développe un dispositif autonome qui pourrait potentiellement déplacer la DRACHME. Ceci implique une architecture comme une barre de ReRAM et de logique.

« Après avoir parlé aux clients, particulièrement aux centres de traitement des données, le plus grand point de douleur est DRACHME. Ce n'est pas non-et. C'est DRACHME en raison de la consommation d'énergie et coût, » a dit Sylvain Dubois, vice-président du marketing et du développement des affaires stratégiques à la barre transversale. « Pour des applications autonomes à haute densité, nous visons le remplacement de DRACHME aux centres de traitement des données pour des applications lecture-intensives. À 8X la densité de la DRACHME et au sujet de 3X à la réduction des coûts 5X, ceci fournit la grande réduction de TCO, avec les économies d'énergie massives aux centres de traitement des données de hyperscale. »

La technologie de ReRAM de la barre transversale également est visée pour l'apprentissage automatique. L'apprentissage automatique implique un réseau neurologique. Dans les réseaux neurologiques, un système craque des données et identifie des modèles. Il assortit certains modèles et apprend lesquels de ces attributs sont importants.

ReRAM est visé pour des applis bien plus avancés. « Il y a des grandes opportunités d'employer ReRAM des manières nouvelles telles que le calcul analogue et le calcul neuromorphic, mais c'a lieu davantage à la phase de recherches, » Dubois a dit.

Neuromorphic calculant également emploie un réseau neurologique. Pour ceci, a avancé ReRAM essaye de replier le cerveau en silicium. Le but est d'imiter la manière que l'information se déplace dans le dispositif utilisant des impulsions précis-synchronisées, et il y a beaucoup de recherche en cours dans ce secteur, en particulier sur l'avant de matériaux.

« La grande question est ce qui doit être faite pour le permettre vraiment, » a dit Srikanth Kommu, directeur exécutif des affaires de semi-conducteur au brasseur Science. « Il y a beaucoup de recherche autour de si les matériaux peuvent faire une différence dans ce secteur. En ce moment, nous ne sommes pas sûrs. »

Il y a deux aspects aux matériaux. On implique la vitesse et la longévité. Le deuxième implique le manufacturability et le defectivity, qui affectent le rendement et finalement le coût. « Beaucoup de ceci est basé sur des tolérances et defectivity, » a dit Kommu. « Si le defectivity est 100, vous avez besoin de l'amélioration de 70% tous les deux ans. »

L'intérêt pour des architectures neuromorphic se développe avec l'adoption et la diffusion d'AI/ML pour des raisons de puissance et de représentation. Leti et ReRAM le nano que de démarrage de Weebit a récemment démontré une forme de neuromorphic calculer-ils ont effectué des tâches de reconnaissance d'objet dans les systèmes.

La démo a employé la technologie de ReRAM de Weebit, utilisation courante de tâches d'inférence clouant des algorithmes de réseau neurologique. « L'intelligence artificielle augmente rapidement. Nous voyons des applications en la reconnaissance des visages, véhicules autonomes, et utilisation dans le pronostic médical, appeler juste quelques domaines, » a dit Coby Hanoch, cadre supérieur de Weebit.

Conclusion

On a également proposé STT-MRAM comme remplacement de DRACHME. Mais STT-MRAM ou les autres nouveaux souvenirs ne déplacera pas la DRACHME ou le non-et.

Toujours, le courant et les générations futures de souvenirs valent l'observation. Jusqu'à présent, ils n'ont pas perturbé le paysage. Mais ils font une bosselure contre les titulaires sur le marché toujours changeant de mémoire. « Nous sommes à un endroit avec des technologies de stockage naissantes où la course n'est pas encore gagnée, » dit pratique des analyses objectives. (L'article est d'Internet).