Nouvelles

Dr. Jianying Peng a reçu un diplôme de l'université de Zhejiang et est actuellement le président exécutif de la technologie de Xinlai. Il est principalement responsable de la R&D et de la gestion du marché des processeurs de RISC-V et d'autres produits connexes. Elle a beaucoup d'années d'expérience professionnelle relative à la conception de processeur. Elle avait l'habitude d'être le directeur supérieur de R&D du processeur d'ARC de Synopsys et a établi le centre de R&D de la Chine d'ARC, et le directeur de R&D du département d'unité centrale de traitement de BRAS de merveille.

1. Ce qui sont les facteurs principaux à considérer en faisant la planification de conception de SoC

En tant que fournisseur d'IP d'unité centrale de traitement, nous avons observé des différents clients qu'ils considèrent principalement les facteurs principaux suivants en faire la planification de conception de SoC :

●Définition de produits et indicateurs techniques principaux : Les clients généraux ont visé des cibles et des scénarios d'application, des définitions de produits tellement tôt sont relativement clairs, comme la performance d'unité centrale de traitement (fréquence, DMIPS/CoreMark et d'autres notes du test de base) seront les conditions claires de portée, la liste de l'autre IP périphérique prié, et la puissance de fréquence, de secteur et de la puce globale.

●Caractéristiques de matériel et architecture globale : Une fois que la définition de produits est déterminée, la prochaine étape est de diviser les fonctions de logiciel et de matériel, déterminer les caractéristiques de module de matériel, et l'architecture globale de SoC (structure d'autobus principal). Déterminez l'architecture entière de SoC par des applications et l'évaluation spécifiques d'algorithme, y compris la structure d'autobus, le chiffre et la connexion de master/slave, la structure de stockage, et les caractéristiques spécifiques des modules principaux d'IP. Prenez l'unité centrale de traitement comme exemple, vous ont besoin des unités de traitement telles que DSP et FPU ; structure de stockage (ICache/DCache, instruction SRAM étroitement accouplé de sur-puce, données SRAM étroitement accouplé de sur-puce) et capacité, et la structure requise de bus système.

●Habitudes d'écologie et d'utilisateur de logiciel : Les habitudes d'écologie et d'utilisateur de logiciel sont invisibles et intangibles, mais elles sont essentielles à la conception de SoC. Environnement de développement de logiciel (ide, SDK, etc.), chaîne de base d'outil (compilateur, débogueur, etc.), appui du système d'exploitation… Ceux-ci tous sont liés à l'efficacité et aux habitudes du développement de logiciel des clients terminaux de puce.

●Rentabilité complète de temps, de main d'oeuvre, et de frais financiers : La rentabilité élevée est une condition nécessaire pour le succès des clients commerciaux. Chacun espère accomplir la conception et la vérification du logiciel et du matériel de SoC dans le temps le plus court et avec la moins quantité de main d'oeuvre. Naturellement, ils espèrent également que les coûts d'IP, les tapeouts suivants, l'emballage et les coûts de essai sont les prix les plus raisonnables.

Naturellement, la priorité ou le poids de ces facteurs sera différent pour chaque client. Depuis son établissement il y a 2 ans, la technologie de Xinlai a été témoin de l'atterrissage du RISC-v en Chine. Au commencement, pour le RISC-V naissant, la plupart des sociétés de conception de SoC ont tenu une attitude expectative en raison de l'écologie de logiciel et des habitudes d'utilisateur. Avec le développement vigoureux de l'écosystème entier de logiciel et de matériel de RISC-V, maintenant nous voyons de plus en plus des clients commencer à choisir RISC-V en raison des avantages de la rentabilité, des définitions de produits différenciées et de l'évolutivité flexible.

2. Quels sont les critères principaux basés sur le courant principal actuel SoC en choisissant l'IP de noyau de processeur ? Comment réaliser la conception différenciée ?

Il y a en effet certaines normes unifiées pour la sélection de l'IP de processeur pendant la conception de SoC, telle que des indicateurs de matériel, des indicateurs de logiciel, la stabilité, et le prix.

Les indicateurs de matériel incluent principalement :

●Sous un processus spécifique, une fréquence, un secteur, des conditions de paramètre de puissance, et des notes du test typiques en référence d'unité centrale de traitement (DMIPS, CoreMark, etc.) ;

●Différentes combinaisons de jeu d'instructions, telles que RISC-V à 32 bits ou jeu d'instructions 64-bit de RISC-V, DSP, FPU simple et à double précision, etc. ;

●Structure et taille d'unité de stockage ;

●Le nombre et la priorité d'interruptions, de vitesse de réponse, etc. ;

●Type d'interface de bus et rapport soutenu de fréquence du signal d'horloge, etc.

Les indicateurs de logiciel incluent principalement :

●Environnement de développement de logiciel et plate-forme parfaits de développement (ide, SDK, etc.) ;

●Chaîne mûre et stable d'outil (compilateur, émulateur, débogueur, etc.) ;

●Interface du logiciel standard et bibliothèque de logiciels riche d'algorithme, etc. ;

●Tiers software support amical ((Segger, IAR, Lauterbach, etc.) ;

●Appui du système d'exploitation de courant principal (RTOS, Linux, etc.).

La stabilité est principalement parce que l'IP d'unité centrale de traitement doit être entièrement vérifié, et il doit avoir la robustesse suffisante sur différents processus et plates-formes d'essai. Le prix inclut principalement les honoraires d'autorisation et l'appui et les coûts de maintenance suivants.

Comment fournir à des clients des conceptions concurrentielles et différenciées ? C'a toujours été la direction dans laquelle la technologie de Xinlai est l'explorant et travaillante dur. Actuellement, nous considérons principalement les aspects suivants :

1) IP fortement configurable de processeur

Toute l'unité centrale de traitement IPS du noyau RISC-V incluent une quantité d'options configurables. Les clients peuvent configurer leurs paramètres priés par une interface graphique pour répondre à des exigences de marche sans gaspiller les ressources additionnelles, telles que le nombre d'interruptions et priorité, taille d'ICache/DCache, vous avez besoin de l'instruction de sur-puce et les données SRAM, le nombre de cycles de multiplication, etc. Produisez alors du code requis.

2) L'évolutivité du jeu d'instructions de RISC-V (instructions définies par l'utilisateur)

Dans la définition de jeu d'instructions de RISC-V, une partie de l'espace de codage a été réservée pour des instructions définies par l'utilisateur, et la technologie de noyaux fournit une solution GENTILLE d'extension (d'extension de Co-unité d'instruction de noyaux). Le client analyse les algorithmes qui exigent l'accélération de matériel et définit les instructions correspondantes selon l'application dans un domaine spécifique. Basé sur le noyau du microkernel de processeur de RISC-V, l'interface GENTILLE est réservée pour réaliser l'unité d'accélération pour le champ spécifique. L'unité d'accélération peut partager le stockage et d'autres ressources avec le microkernel de processeur, qui peut considérablement améliorer le rapport de rendement énergétique, et peut également aider des clients rapidement à développer des produits avec des architectures différenciées pour les champs spécifiques.

3) Module d'accélération de matériel pour des subdivisions

Pour des conceptions de SoC dans certaines subdivisions, Sina Technology fournit également différentes solutions flexibles d'accélération de matériel, telles que les modules d'amélioration de sécurité physique de processeur, le lockstep de double-noyau, les modules de vecteur, les modules de NPU, etc.

3. À quelles nouvelles technologies et tendances d'application dans le domaine de conception de SoC valez de prêter l'attention ?

Avec l'arrivée du 5G et de l'ère d'AIoT, de plus en plus les scénarios intelligents d'application sont nés, et il y a également une tendance de « application et de conception logiciel-définie de SoC de puce », qui propose également de nouvelles conditions pour l'itération rapide de produit. Ceci signifie que les besoins de conception de SoC :

●Résolvez les problèmes des scénarios pratiques spécifiques plus effectivement

●Une vitesse plus rapide de réponse du marché

●Avec des avantages de différenciation et de coût de caractéristique

Je pense que la conception actuelle de SoC a principalement les tendances principales suivantes :

●DSA (architecture spécifique de domaine ou accélérateur spécifique de domaine), un accélérateur de coprocesseur pour des applications consacrées

Le but du DSA est d'améliorer le rapport de rendement énergétique du calcul, ainsi il peut mieux rencontrer la différenciation, la sécurité, et l'opportunité de la conception de SoC au marché. Comment atteindre ce but ? Un des concepts de noyau « se spécialise dans l'industrie technique ». Dans le domaine de matériel, le matériel consacré est utilisé pour répondre aux besoins des champs spécifiques. Mais c'est différent du matériel général d'ASIC. Le DSA doit répondre aux besoins d'un champ et résoudre un type de problème plutôt qu'un problème simple, ainsi il peut réaliser un équilibre de flexibilité et de spécificité. En ce qui concerne le champ de processeur, le DSA peut être interprété comme accélérateur spécifique de domaine, c.-à-d., basé sur le traitement général, un accélérateur pour certains champs est augmenté pour améliorer l'efficacité de résoudre des problèmes dans ce domaine.

●plate-forme de conception de SoC de Plein-pile

La plate-forme de conception de SoC de plein-pile peut considérablement réduire le cycle de conception de SoC et le coût traditionnels de conception. La plate-forme sur un seul point de vente de SoC peut fournir une solution globale pour le logiciel et l'étude matériel informatique de SoC, généralement comprenant l'IP commun de base, l'architecture de SoC, les cas de test, le système d'exploitation, les pilotes logiciels, les bibliothèques d'algorithme, les instruments de développement et d'autres modules exigés pour la conception de SoC. Actuellement, la technologie singulière a lancé une solution d'IP de plein-pile basée sur le processeur du RISC-V du singulier pour MCU, AIoT et d'autres champs d'application, bibliothèque y compris un calibre global pré-intégré de SoC (bibliothèque de base y compris de l'IP du singulier, interface d'IP et structure unifiée d'autobus, etc.), des conducteurs de logiciel et de matériel, de NMSIS algorithme, exemples du système d'exploitation entièrement transplantés, et IDE/SDK de Corelay le propre et d'autres environnements de développement. Laissez les clients assurer la personnalisation sur demande dans la conception de SoC, ne gaspillez pas les ressources, n'aidez pas les clients à réduire l'investissement de R&D, et améliorent l'efficacité et la qualité de R&D.

●nouveau mode de multiplexage d'IP de chiplet

Pendant l'ère de la loi du courrier-Moore, l'intégration de puce obtient plus haut et plus haut, et la conception de SoC devient de plus en plus compliquée. Afin de réduire le cycle de conception entier de SoC de puce et tout le coût de développement, le mode de Chiplet est devenu une tendance populaire. Chiplet est réellement une matrice avec certaines fonctions. Basé sur le modèle de Chiplet, décomposez d'abord les fonctions complexes qui doivent être mises en application, puis pour développer ou réutiliser les matrices existantes avec différents noeuds de processus, différents matériaux, et différentes fonctions, et former finalement une puce complète par la technologie du conditionnement de la petite gorgée (système en paquet). Ainsi Chiplet est un nouveau multiplexage d'IP mode-fourni sous forme de puce meurent.

En plus de résoudre le problème du désalignement des circuits numériques et des circuits analogues ou d'interface sur des noeuds de processus, Chiplet peut également fournir une plus grande flexibilité dans la conception de SoC. Par exemple, les conceptions d'un certain SoC ont différentes conditions pour le nombre d'interfaces ou de voies analogiques dans différents scénarios. Si elles toutes sont intégrées sur une matrice, elles manquent de la flexibilité, et il est difficile de réaliser des performances optimales, la fonction et le secteur (également connus sous le nom de PPA). Chiplet améliorent résout le problème de la flexibilité dans les scénarios par numérique et analogue. Naturellement, le chiplet relève également beaucoup de défis, tels que la standardisation d'interface, et le montant considérable de données entre les interfaces cause la consommation de puissance élevée provoquée par l'interconnexion entre les matrices et les matrices. Et d'autres questions.

4. Quels défis le SoC actuel fait-il le visage de conception en termes de représentation, puissance et taille ? Quelle est la solution ?

Avec le ralentissement de la loi de Moore, le coût de technologie de pointe (28nm->22nm->14nm->7nm->5nm) continue à monter, conception de SoC peut plus seulement n'espérer que le noeud de processus se rétrécit pour répondre aux exigences de taille de représentation, de fonction et de secteur.

Dans la conception de SoC, la représentation, la fonction et le secteur souvent ne sont pas satisfaits en même temps, et nous pouvons seulement essayer de réaliser un compromis parfait. Par exemple, les technologies de basse puissance telles que l'horloge déclenchant, puissance déclenchant, et des domaines multiples de puissance sont employés sans affecter la représentation, mais le coût est que le secteur sera plus grand. Par conséquent, la stratégie de compromis de PPA n'a pas une norme cohérente, mais une analyse spécifique basée sur l'application réelle.

Par conséquent, je pense que conception de SoC peut seulement être conçu sur demande, et le défi de PPA peut mieux être résolu si approprié. Naturellement, cette conception sur demande est principalement reflétée aux points de soutien de réutilisation d'IP mentionnés ci-dessus :

●IP-différents paramètres d'IP de multiplexage fortement configurable peuvent être avec souplesse configurés selon des conditions de PPA, sans gaspiller le secteur et la puissance sous les lieux de rencontrer la représentation ;

●conception de SOC de Plein-pile plate--s'accordant aux conditions de PPA, vous pouvez avec souplesse choisir les modules priés d'IP, et employez une interface unifiée d'IP pour réduire la puissance de secteur et de l'interconnexion d'IP ; fournissez une solution globale pour le logiciel et le matériel, et augmenter plus loin la conception de coordination de logiciel et de matériel, division de fonction est raisonnable, réduit la complexité d'étude matériel informatique, etc.

5. Quelle est la différence entre les conditions pour la conception de SoC dans l'Internet des choses et des gisements et de l'informatique mobile/des PCs de calcul de bord ? Comment choisir le bon noyau de processeur ?

À partir des PCs à l'informatique mobile (téléphones portables), la conception de SOC de puce (développement y compris de processeur) motivation essentiel par des applications simples et des produits clés. Actuellement, avec 5G, AIoT, le calcul de bord et d'autres scénarios d'application la floraison, et il n'y a aucun standard de l'industrie et caractéristique précis, les scénarios d'application sont plus diversifiés, la demande est plus réduite en fragments, la demande simple de produit est modérée, et l'itération d'innovation devient plus rapidement. Il y a également un besoin de réponse plus rapide du marché. Par conséquent, la personnalisation de la conception de SoC de puce est devenue une tendance. Car le cerveau entier de contrôle du SoC, du processeur, en plus des indicateurs de matériel traditionnels de PPA, chaîne de base complète et écologie d'outil logiciel, est plus important pour la flexibilité et l'évolutivité du processeur de rencontrer la différenciation et la diversification. Conception, et l'établissement des entraves techniques.

Le BRAS n'a pas des avantages écologiques absolus dans ces domaines d'émergence. Par conséquent, RISC-V, qui est ouvert et a des avantages techniques tels que la simplicité, la consommation de puissance faible, la modularité, et l'évolutivité, promettra dans les domaines d'AIoT et le calcul et scénarios de bord qui exigent la personnalisation.

En plus de la flexibilité technique, RISC-V peut également apporter des avantages coûtés significatifs à AIoT, au calcul de bord et à d'autres champs. La recherche de Semico, une organisation d'analyse des marchés internationaux, a précisé dans son rapport intitulé « analyse des marchés de RISC-V : Les marchés émergents » qu'on l'estime que d'ici 2025, le marché consommera un total de 62,4 milliards de noyaux d'unité centrale de traitement de RISC-V, et la Chine auront le plus grand espace du marché du monde.