Nouvelles

Les souvenirs de tous les types font face à des pressions pendant que les exigences se développent pour qu'une plus grande capacité, des vitesses plus peu coûteuses et plus rapides, et une puissance faible manipule l'impact de nouvelles données étant produites quotidiennement. Si c'est les types bien établis de mémoire ou les approches nouvelles, le travail continu est exigé pour continuer à mesurer avancer en tant que notre besoin de mémoire se développe à un rythme d'accélération.

Les « données sont la nouvelle économie de ce monde, » a dit le Naga Chandrasekaran, vice-président principal de développement des technologies au micron dans une présentation plénière à la conférence récente d'IEDM.

Chandrasekaran a donné quelques exemples qui illustrent l'explosion dans les données. Pour seuls des soins de santé, l'industrie a produit de 153 exabytes des données en 2013, un nombre qui s'est vraisemblablement développé par 15 fois en 2020. Il y a également 10 milliards de périphériques mobiles en service, qui produiront, stockeront, partageront et couleront de nouveaux ensembles de données. À l'échelle mondiale, le montant total de données étant produites chaque jour est quelque part sur l'ordre de 2,5 octets de quintillion, et le nombre monte rapidement.

Cette vague des données était un grand conducteur derrière la croissance de l'industrie de puce en 2020. Au colloque de stratégie de l'industrie de SEMI cette semaine, les analystes ont indiqué celui en tant qu'une des grandes surprises dans la croissance continue d'industrie de puce, en dépit des attentes que les nombres échoueraient en raison de la pandémie.

La « mémoire était un élément important, » a dit Mario Morales, vice-président de programme pour permettre des technologies et des semi-conducteurs à l'IDC. La « mémoire a élevé 10,8%. Mais le non-et s'est développé plus de 30%. »

Toutes ces données exigent la mémoire tout au long de son cycle de vie, et la présentation d'IEDM a présenté trois soucis primaires pour trois catégories de mémoire : Éclair de DRACHME, de non-et, et technologies d'émergence.

Défis de graduation de DRACHME
La DRACHME demeure une composante clé de la plupart des solutions. On le prouve, bon marché, et généralement fiable. Mais il est également loin d'être parfait. Les trois questions ont accentué à l'affaire d'IEDM avec le rowhammer, la marge de sens, et la pile de porte.

« Du côté de dispositif de DRACHME avec la graduation latérale continue, nous relevons des défis avec le marteau de rangée, qui est un phénomène largement connu où, quand une ligne de mot est continuellement adressée [c'est-à-dire, elle obtient martelée], charge tend à s'accumuler dans des sites de piège à l'interface, » a dit Chandrasekaran du micron. « Plus tard, quand ces frais sont libérés, dû pour dériver la diffusion, ils émigrent au gain responsable voisin de peu et de résultats. Ceci peut causer un mécanisme de donnée-perte et peut être un défi de sécurité. »

Les frais de dérive touchent lentement au contenu des cellules voisines – un peu avec chaque accès. Après qu'assez de temps dans la succession rapide, les cellules de victime puissent perdre leur état en avant du prochain régénérez le cycle.

Wendy Elsasser, ingénieur distingué au bras, a convenu. Le « marteau de rangée reste un problème de sécurité significatif, et il a été documenté en journal multiple au sujet comment le peu peut renverser pour accéder dans des régions sûres de mémoire, » de elle a dit.

Ce n'est pas un nouveau problème, mais la question fondamentale devient plus mauvaise avec chaque génération. « Car nous mesurons la DRACHME avec la graduation planaire, l'effet voisin de cellules peut devenir un effet de cellules de proche-voisin, et plus de cellules tendent à obtenir effectuées, » a dit Chandrasekaran. « Et ce problème devient juste plus mauvais pendant que nous continuons à mesurer des drachmes plus minces. »

Puisque c'a été un problème provocant à éliminer tout à fait, les solutions se sont concentrées sur le contrôle – ou en publiant tôt régénérez pour rétablir toutes les cellules affaiblies ou l'empêchement davantage de d'accès après une limite a été atteint. JEDEC a ajouté quelques modes et commandes, se concentrant sur la puce de DRACHME et le contrôleur de DRACHME, mais telles sont les réductions, pas une solution à la question de racine-cause.

La logique peut être ajoutée à la DRACHME elle-même pour détecter des attaques possibles, et les créateurs d'IP de mémoire avaient travaillé pour construire dans des protections plus fortes. « Nous dépensons la logique de matériel pour détecter de tels accès, et alors nous limitons proactivement l'accès à ces rangées, » avons noté Vadhiraj Sankaranarayanan, directeur marketing technique supérieur chez Synopsys. « Mais il n'est pas celui représentation-efficace. Une alternative serait de régénérer proactivement les rangées à côté de ces rangées qui obtiennent martelées. »

Pour des raisons de représentation et de puissance, une partie de la responsabilité de détecter des attaques a été mise dans le contrôleur. « Il y a un grand choix de techniques qui peuvent être utilisées dans le contrôleur, parce que le contrôleur est celui qui orchestre le trafic passant au canal, » Sankaranarayanan se sont ajoutées.

Quant à la cause première, les efforts d'ingénierie de cellule-amélioration continuent, mais des cellules jamais-plus étroites font à ceci un défi continu — particulièrement une fois ajouté à la nécessité de maintenir des tailles de matrice raisonnables et de réduire au minimum tous coûts supplémentaires de traitement ou de matériaux.

Le prochain défi en mesurant la DRACHME implique de rétrécir la marge de sens-amplificateur. La « marge de sens réduira quand des diminutions de capacité de cellules, nous conduisant pour augmenter l'allongement et pour présenter de nouveaux matériaux, » a dit Chandrasekaran. « Mais même avec le matériel diélectrique le plus idéal – un entrefer – les caractéristiques ligne du peu de résistance/capacité seront contestées comme nous mesurons, parce qu'il n'y a presque aucun espace entre deux lignes mordues. Et ceci limite quels matériaux diélectriques nous pouvons mettre dedans et contestons par la suite notre marge de sens. »

En outre, de plus petits transistors mènent indirectement à la marge réduite de sens. « Pendant que le secteur de transistor des amplificateurs de sens obtient réduit de sorte que nous puissions obtenir une meilleure efficacité de rangée, la variation de seuil-tension augmentera, » il a dit. C'est un défi particulier pour les circuits analogues, et il exigera le travail continu pour le mesurage continué.

Le mesurage avec la pile bonne marchée traditionnelle de la porte de la DRACHME fonctionne également dans la puissance et les problèmes de performance. « Une porte performante de polycristallin-silicium de CMOS avec la technologie de porte-oxyde de nitrure d'oxygène de silicium a été le courant principal dans l'industrie de DRACHME pendant des décennies, » a dit Chandrasekaran. « Elle est bien connue, et c'est une solution coûtée très bonne. Cependant, il relève plusieurs défis lors de la réunion a exigé l'EOT (l'épaisseur équivalente d'oxyde) mesurant pour rencontrer la puissance et la représentation. »

Une solution de rechange est le hauts-k oxyde et métal-porte CMOS de porte. Chacun des deux technologies ont été communes dans le monde de technologie de logique et sont une option attrayante pour la graduation de la mémoire CMOS. Ceci également fournira une meilleure commande, moins de variation, et des caractéristiques assorties de transistor.

Mais ce n'est pas simplement chose facile des processus de changement. L'adoption de cette technologie dans la mémoire exigera le dispositif soigneux machinant pour permettre des dispositifs de périphérie et de bord et pour avoir la bonne compatibilité avec l'intégration de rangée. Et toute la ceci doit se produire tout en gardant l'accessibilité convoitée de la DRACHME.

défis 3D de mesurage instantanés
Le mouvement de planaire à 3D a empilé la mémoire instantanée de non-et a, pour l'instant, a allégé la question de avoir trop peu d'électrons stockés en augmentant la taille de cellules dans la nouvelle orientation. Mais comme nombre d'augmentations de couches — déjà dans les centaines — les transistors actuels et intégrés de ficelle de CMOS, et la robustesse physique auront besoin d'attention.

Le courant de ficelle diminue pendant que la ficelle devient plus longtemps. La « augmentation de la graduation verticale contestera certainement pour ficeler actuel et se comprendre l'opération plus difficile, » a dit Chandrasekaran. Le courant de ficelle doit voyager complètement vers le bas par les couches et alors soutenir encore. Plus de couches, le plus long et le plus résistif ce chemin est, abaissant le courant.

Un défi particulier est le fait que le matériel de canal est polysilicium, avec la mobilité réduite et une dépendance forte à l'égard le grosseur du grain et la densité de piège. Le « contrôle du grosseur du grain en ces structures de rapport de haut-aspect est un défi important. Des manières tellement nouvelles du dépôt et du traitement sont exigées, » a dit Chandrasekaran.

Alternativement, les nouveaux matériaux peuvent aider à garder intact actuel de ficelle. « Il y a plusieurs nouveaux matériaux qui également sont considérés en tant que matériaux de canal alternatif, qui amélioreront probablement le courant de ficelle, » il a dit. « Mais ils fournissent également de nouveaux défis en termes de mécanismes de fiabilité et caractéristiques de cellules lui-même. »

Promouvez la graduation de lancement de rangée (qui est verticale) peut également aider, mais il réduit la taille de la cellule, s'écartant en direction de stocker trop peu d'électrons. Ceci frappera une limite par la suite et diminuera l'avantage de la taille plus grande de cellules dans le non-et 3D si le lancement ligne de la Word continue à mesurer. « À long terme, vous n'aurez pas assez d'espace pour la cellule, et nous relèverons les mêmes défis que non-et planaire avec des effets de peu-électron, » il a dit.

En attendant, il y a un besoin à la transition à un CMOS plus avancé traitant des circuits périphériques pour qu'ils suivent la puissance et la représentation exigées. Ceci fait écho la nécessité de se déplacer à de hautes-Κ portes en métal dans la DRACHME – apport du besoin de dispositif soigneux machinant afin de répondre aux exigences des cellules de mémoire et de la logique.

Et en conclusion, pendant que plus de couches sont ajoutées, ce devient un défi pour garder la matrice assez légèrement pour des applications de bas-profil comme des téléphones portables – tout en maintenant assez de silicium en vrac pour la manipulation robuste. « Au-dessus des prochaines plusieurs générations, afin de répondre aux exigences de facteur de forme et de paquet pour les solutions mobiles, l'épaisseur des dispositifs actifs sur le silicium sera plus haute que l'épaisseur de silicium elle-même, » a dit Chandrasekaran. « Elle représente de nouveaux défis de manipulation principaux, et le halage de gaufrette devient une grande question. Meurent la force et la manipulation des gaufrettes va être un nouveau défi qui conduit notre développement des technologies principal d'équipement. »

Défis naissants de mémoire
Les technologies nombreuses luttent pour être la prochaine mémoire non-volatile principale. Celles-ci incluent la mémoire de phase-changement (PCRAM), RAM résistif (RRAM/ReRAM), RAM magnétorésistant (MRAM), et, plus tôt dans le processus de développement, le RAM ferroélectrique (FeRAM), et le corréler-électron RAM (CERAM). Tandis que PCRAM a frappé la production dans les souvenirs du croisement d'Intel, et STT-MRAM voit l'intégration accrue, aucune de ces technologies ne peut aujourd'hui réclamer le manteau solo de la prochaine grande chose. Les défis principaux se rapportent en grande partie à la fiabilité et à l'utilisation de nouveaux matériaux.

MRAM est l'un des débutants plus pleins d'espoir dans cette course. « MRAM est un type de mémoire qui emploie les états magnétiques de matériaux pour stocker l'information, qui est très différente des souvenirs basés sur charge tels que la DRACHME et l'éclair, » a expliqué Meng Zhu, directeur de marketing de produit à KLA. Tandis que cela peut sembler simple, il est également plus difficile construire MRAMs que des souvenirs existants dus aux couches minces et les différentes matières employées dans ces couches.

De même, PCRAM se fonde sur des chalcogenides pour sa cellule. RRAMs dépendent d'un isolant mince. Et FeRAM a besoin de matériaux qui peuvent commuter dans un état ferroélectrique. CERAM est assez tôt à l'étude que sa composition n'est pas encore bien établie, mais les nouveaux matériaux et l'assemblée sensible sont probables.

La question pour tous ces nouveaux types de mémoire est comment ils supporteront au fil du temps et au-dessus des millions d'opérations lecture/écriture. « Plusieurs des principales solutions se dégageantes de mémoire relèvent les nouveaux défis de fiabilité-mécanisme qui doivent être compris, » ont dit Chandrasekaran.

MRAM, être plus loin le long que certaines des autres technologies, fournit un bon exemple des genres de détails qui importent. « Le mécanisme principal de panne pour MRAM est l'usage- de sa barrière mince de MgO, » Zhu a dit. « Quand la barrière a les défauts, tels que des trous d'épingle ou des points faibles matériels, la résistance de la jonction peuvent graduellement diminuer au fil du temps et peuvent également mener à une baisse soudaine dans la résistance (panne). »

Les autres types de mémoire ont encore identifier et contrôler leurs propres mécanismes de fiabilité. Les questions de la conservation de résistance et de données persistent, et l'évolution de la résistance de cellules est au fil du temps d'importance critique – particulièrement quand des cellules sont considérées pour l'usage dans des souvenirs analogues pour des applications comme la dans-mémoire calculant pour l'apprentissage automatique.

Pour s'ajouter aux défis, plusieurs de ces cellules de mémoire nouvelles sont sensibles à la température, et leurs matériaux peuvent ne pas agir l'un sur l'autre bien avec certains des gaz bien établis et d'autres produits chimiques traditionnellement utilisés dans le processus de semi-conducteur.

« La plupart des matières employées dans ces solutions avancées de mémoire sont la température et sensible au produit, » a dit Chandrasekaran. « Ceci exige l'introduction du traitement à basse température et du contrôle ambiant dans nos fabs, et il limite également l'utilisation des gaz et des produits chimiques bien connus parce qu'elles tendent à réagir avec les matériaux de cellules et à affecter leur représentation. De telles limitations le rendront non seulement difficile de traiter ces matériaux, mais ajoutent également plus de coût. » La définition d'un écoulement que les deux utilisations bas des températures et empêche la dégradation chimique de cellules sera nécessaire pour que ces souvenirs écrivent le courant principal.

Tandis que la liste de défis présentés à IEDM est nullement exhaustive, elle présente l'industrie avec une collection d'améliorations exaltantes qui doivent être apportées afin de continuer à mesurer à un rythme qui peut suivre des conditions de système en évolution. Plus de données exigent le traitement et plus de mémoire, et il y a un bon nombre de manières d'aborder cette question. Mais aucune approche ne résoudra tous les problèmes, et comme plus de données sont produites et plus de types de mémoire sont présentés, il y aura des problèmes supplémentaires qui même n'ont pas été découverts encore. De Bryon Moyer