Nouvelles

Pour beaucoup d'applications, l'emballage d'IC de prochaine génération est le meilleur chemin pour réaliser la graduation de silicium, la densité fonctionnelle, et l'intégration hétérogène tout en réduisant la taille globale de paquet. Offre hétérogène et homogène d'intégration un chemin à la fonctionnalité augmentée de dispositif, au temps-à-marché plus rapide, et à l'élasticité de rendement de silicium.

Les plates-formes multiples de technologie d'intégration ont émergé cela tenir compte du coût, taille, représentation, et optimisations de puissance qui satisfont au besoin des marchés multiples, tels que l'informatique mobile, des véhicules à moteur, le 5G, l'intelligence artificielle (AI), la réalité augmentée (AR) et la réalité virtuelle (VR), l'ordinateur à haut rendement (l'HPC), l'IoT, médical, et aérospatial.

Cependant, ces paquets présentent des défis uniques pour les outils et les méthodologies de design d'emballage traditionnels. Les équipes de créateurs doivent travailler ensemble pour vérifier et optimiser le système entier, pas simplement les différents éléments. La conception traditionnelle de substrat d'emballage d'IC est en général très semblable à un stratifié à petite échelle et/ou l'habillage a basé la carte PCB. Il est souvent manufacturé par les constructeurs traditionnels de carte PCB et est habituellement conçu avec les outils modifiés de carte PCB.

En revanche, les paquets avancés d'aujourd'hui emploient des techniques de fabrication, des matériaux, et des processus qui ont de plus en plus plus en commun avec des processus de fonderie de silicium et exigent une nouvelle approche pour la conception et la vérification à tous les niveaux.

Un des premiers défis qu'une équipe de créateurs doit surmonter est l'agrégation précise dont peuvent être en activité et passif-et les dispositifs discrets. Ces substrats et dispositifs viennent des sources multiples et des fournisseurs et, très probablement, sont disponibles dans des formats multiples et souvent différents.

Etant donné les points d'émission de données et les formats multiples, il est clair qu'on exige-un un écoulement complet de vérification qui explique la vérification physique niveau de l'ensemble, aussi bien qu'élém. élect. plus en profondeur et plus au niveau système, effort, et vérification d'aptitude à l'essai. Sont nécessaires également des outils de conception qui livrent rapide, précis, et les écoulements automatisés pour s'assurer que des programmes du marché et les espoirs de représentation peuvent être comblés. Dans le meilleur des cas, ces écoulements fournissent un processus intégré simple établi autour d'un modèle 3D numérique, ou le jumeau numérique, de l'ensemble hétérogène entier de paquet.

Ces paquets de la deuxième génération d'IC ont besoin d'une solution de la deuxième génération de conception et de vérification qui incorporent et soutiennent :

Prototypage de Digital
intégration de Multi-domaine
Évolutivité et gamme
Transfert de fabrication de précision
Fin de connexion d'or

Jumeau de Digital pour le prototype virtuel

Construisant un jumeau numérique, le modèle virtuel de l'ensemble 2.5D/3D hétérogène fournit une représentation complète du plein système comportant les dispositifs et les substrats multiples. Le jumeau numérique permet la vérification automatisée des assemblées hétérogènes commençant par la règle niveau du substrat de conception vérifiant (transporteur) et augmentant dans la disposition contre le schéma (LVS), la disposition contre la disposition (LVL), l'extraction parasite, l'effort et l'analyse thermique, et, en conclusion, l'essai.

Le schéma 1 un prototype 3D virtuel jumeau numérique vrai est le modèle d'un dispositif entier. Source : Graphiques de mentor

La construction modèle exige la capacité d'agréger des données de différentes sources et dans différents formats dans une représentation de système cohésive appropriée pour conduire la vérification et l'analyse. Dans le meilleur des cas, ceci est fait utilisant des formats industriellement compatibles comme des dossiers de LEF/DEF, d'AIF, de GDS, ou de CSV/TXT. La fonctionnalité devrait également exister d'une manière dont identifie automatiquement des interfaces de dispositif et de substrat sans devoir instancier de pseudo composants. Ceci tient compte de la conception et de la vérification asynchrones de multi-concepteur. Cela, consécutivement, assure le succès de système global quand tous les composants sont accomplis et intégrés.

Un des avantages primaires de l'approche jumelle numérique est qu'il sert de référence d'or pour conduire la vérification physique et électrique complète à chaque niveau de la hiérarchie de conception. Cela élimine utilisant les feuilles de calcul multiples et statiques pour représenter la goupille et l'information de connectivité, les remplaçant par un plein, au niveau système netlist dans le format de Verilog.

La conservation et la réutilisation des données originales, telles que la description de Verilog d'un dispositif, est clé. Le plus grand risque vient quand la traduction ou la conversion se produit, comme avec un schéma ou une feuille de calcul. Si ceci est fait, « le fil numérique » est immédiatement cassé, et le risque pour des fusées éclairantes d'erreurs de connectivité.

intégration de Multi-domaine

Une méthodologie jumelle numérique permet également le multi-domaine et l'intégration de croix-domaine. L'apport des paquets avancés plus complexes d'IC pour lancer plus rapide sur le marché exige la conception haut-intégrée et vérification-de la conception électronique de substrat au matériel mécanique d'écarteur de la chaleur de paquet et de support de carte PCB, y compris les aspects en corrélation d'élém. élect., de thermique, l'essai, la fiabilité, et, naturellement, le manufacturability. Sans approche au niveau système à concevoir et vérification, risque d'ingénieurs éprouvant les respins coûteux ou plus mauvais.

La synchronisation d'information électrique et mécanique est essentielle à s'assurer que violation physique ne se produit pas quand un paquet est placé dans une clôture ou un système entier. L'échange par accroissement des données pendant la conception est fondamental à assurer la compatibilité d'ECAD-MCAD et a augmenté le premier succès de passe. Il facilite également la création des conceptions plus robustes tout en augmentant la productivité et réalisant un délai d'arrivée au marché plus rapide.

Il est extrêmement important que le concepteur de paquet d'IC et le concepteur fait sur commande d'écarteur de la chaleur puissent visualiser, les explorer, et optimisent l'intégration, idéalement comme processus asynchrone qui réduit au minimum des interruptions de croix-domaine.

Le schéma 2 la méthodologie jumelle numérique permet le multi-domaine et l'intégration de croix-domaine. Source : Graphiques de mentor

La synchronisation entre le design d'emballage et conception mécanique/thermique est également un défi significatif au succès premier-temps-droit. Les paquets hétérogènes de multi-substrat montrent des puce-paquet-interactions multiples, avec une de plus grand être la dissipation thermique de la chaleur, particulièrement la chaleur non-linearly produite typique en de tels paquets.

Une approche typique à la gestion thermique utilise un écarteur de la chaleur pour le transfert et la dissipation de chaleur. Mais un écarteur de la chaleur est seulement aussi bon que sa conception. Pour que l'écarteur de la chaleur soit décisif et efficace, il doit être conçu et simulé en même temps que le paquet, pas après coup. Concevoir le paquet entier dans 3D assure la réalisation efficace de transfert de chaleur sans compromis significatifs de conception.

Le schéma 3 ceci est une conception intégrée motivée par numérique d'écarteur de la chaleur. Source : Graphiques de mentor

2.5D et l'empilement 3D peuvent créer un grand choix d'efforts physiques involontaires, tels que le halage de substrat pendant le support et l'effort causé par la bosse. Les concepteurs doivent pouvoir analyser une disposition pour des efforts provoqués par de telles interactions de puce-paquet et leur impact sur la représentation de dispositif. Une fois que le paquet est en voie d'achèvement exécution, le modèle thermique de l'emballage 3D précis peut être exporté pour l'inclusion dans la carte PCB détaillée et l'analyse thermique de plein-système. Ceci permet le dernier accord de la clôture de système et permet le refroidissement naturel et/ou obligatoire à optimiser.

Les paquets avancés d'IC apportent beaucoup de nouveaux défis pour des ingénieurs d'intégrité du signal et leurs outils de conception. Des matrices sont montées directement au substrat, ainsi le potentiel pour le cheminement de substrat à la couche de redistribution de sur-matrice conduisant l'accouplement est possible. Les paquets ne sont plus les structures de couche planaires simples avec des vias simples facilement modelés entre les couches en métal. Au lieu de cela, il peut y avoir les substrats multiples des matériaux et des propriétés très différents. L'analyse peut être employée avec succès pour un certain nombre d'articles liés à l'intégrité de signal et de puissance.

En outre, il y a un certain nombre d'articles qui sont provocants pour simuler. Ceux-ci se rangent généralement dans la catégorie de la perturbation électromagnétique (IEM). Tandis que ces questions retour-chemin-créées d'IEM peuvent être analysées et simulées, il n'est normalement pas productif de faire ainsi. Par exemple, dans le cas d'une trace croisant une fente dans un avion, l'installation de simulation et les temps d'exécution seront considérables, et tous les ingénieurs apprendront est que de telles situations sont mauvaises et devrait être évités.

Ces questions mieux sont identifiées par l'inspection logiciel-automatisée et basée sur géométrie et la vérification pendant la conception. Celles-ci peuvent être typiquement installées et exécuté en quelques minutes, avec des secteurs de question a clairement accentué pour l'action réparatrice de conception. Une telle approche « de gauche de décalage » empêche des questions d'être créée en premier lieu, faisant l'analyse d'IEM davantage d'une étape d'approbation de vérification.

Les conceptions 2.5D et 3D hétérogènes emploient typiquement par les vias de silicium (TSVs), qui sont longtemps des vias passant à travers la matrice ou le substrat pour relier l'avant et l'arrière. Ces TSVs laissent meurent et des substrats à empiler et être directement reliés ensemble. Cependant, en plus de leurs propres caractéristiques électriques significatives, TSVs également exercent un effet indirect sur le comportement électrique des dispositifs et le relient ensemble dans leur proximité.

Pour modeler exactement un système 2.5D/3D hétérogène, un concepteur a besoin d'outils qui extraient des paramètres électriques précis à partir de la structure physique de ces éléments 2.5D/3D, qui peuvent alors être introduits dans les simulateurs comportementaux. Utilisant le modèle 3D jumeau numérique de l'ensemble complet de paquet, les concepteurs peuvent exactement extraire le parasitics de ces modèles 2.5D et 3D. Une fois que les éléments ont été extraits correctement, utilisant la méthodologie et le processus appropriés, ils peuvent être assemblés dans un modèle au niveau système d'interconnexion et ont simulé pour analyser la représentation et la conformité appropriée de protocole.

Évolutivité et gamme

Les technologies du conditionnement hétérogènes sont plus complexes pour concevoir, fabriquer, et se réunir, potentiellement limitant leur disponibilité à tout sauf aux principales sociétés de semi-conducteur et à leurs conceptions de saignement-bord. Heureusement, la conception et l'écosystème de chaîne d'approvisionnements peuvent jouer un rôle puissant en permettant la démocratisation de telles technologies, les mettant dans la portée de tous les concepteurs et sociétés-juste comme le monde de fonderie de silicium a fait avec les kits de conception de processus (PDKs), qui sont devenues omniprésents.

La vérification automatisée d'IC est conduite par des règles de conception créées par la fonderie et fournies dans un PDK pour concevoir des maisons. Les fournisseurs d'outil d'EDA qualifient leurs panoplies d'outils contre ces règles pour s'assurer que leurs outils de vérification produisent des résultats prouvés, qu'on peut répéter, d'approbation de qualité. Le but d'un kit de conception d'ensemble de paquet (PADK) est semblable à celui du PDK-facilitent le manufacturability et la représentation utilisant les règles normalisées qui assurent la cohérence à travers un processus.

Évidemment, un PADK doit inclure une vérification physique et la solution d'approbation d'extraction, et il devrait également adresser thermique et/ou soumettre à une contrainte les solutions d'approbation. Tous ces processus devraient être indépendant de n'importe quel outil ou processus de conception spécifique employé pour créer l'assemblée. En outre, un PADK complet doit fonctionner à travers IC et des domaines de empaquetage, impliquant que l'écoulement doit soutenir des formats multiples. En conclusion, tous ces procédés de vérification doivent être validés par la société du paquet assembly/OSAT.

L'échelle et la complexité des paquets avancés d'IC font pression immédiate sur le concepteur et le programme de conception, qui obtient souvent prolongé. Une approche populaire naissante à contrôler ceci est conception concourante d'équipe, où les concepteurs multiples travaillent simultanément sur la même conception à travers les réseaux locaux ou globaux, pourtant maintient la capacité de visualiser toute l'activité de conception sans devoir supporter n'importe quel contrôle de processus industriel onéreux d'installation ou.

La conception concourante à utilisateurs multiples du schéma 4 peut rétrécir des cycles de conception et optimiser des ressources. Source : Graphiques de mentor

De KEITH FELTON.